Докато AMD Zen5 използваше TSMC N4X и N6 съответно за CCD и IOD, при новото поколение декстоп процесори с архитектура Zen6 ще видим преминаването към по-съвременните технологични процеси, съответно TSMC N2P и N3P. E, всичко това ще започне да става реалност след поне година, но въпреки това изглежда доста обещаващо.
Преминаването към N2P ще позволи да видим Zen6 CCD под формата на 12 ядра (24 нишки) и 48MB споделен L3 кеш. Наред с това очакванията са да видим подобрения в IPC с над 10% (може би свързани и с по-висока работна честота), което в комбинация с повечето процесорни ядра/нишки би следвало да даде видими подобрения в процесорните възможности.
Бъдещите процесори AMD Ryzen създадени върху архитектурата Zen6 ще запазят своята съвместимост с платформата AM5, което вероятно ще им даде сериозно предимство спрямо конкурентите „Intel Nova Lake“. Nova Lake ще изискват закупуването на нова дънна платка – LGA1954.
Не съм съгласен с това:
Наред с това очакванията са да видим подобрения в IPC с над 10% (може би свързани и с по-висока работна честота), което в комбинация с повечето процесорни ядра/нишки би следвало да даде видими подобрения в процесорните възможности.
–
IPC – трябва да е производителност за такт, т.е. не се влияе от глобалната честота – „(може би свързани и с по-висока работна честота)“.
Последните години под IPC много често се има предвид „еднонишкова производителност“ на процесорното ядро. Поради това включваме и вероятното повишение на работните честоти на ядрата.