Въпреки че знаем повечето подробности за I/O чиплета на AMD в процесорите Zen 4, досега компанията не беше споделяла снимка на cIOD, но благодарение на представянето ѝ на ISSCC 2023, ние не само имаме снимка на кристала cIOD, но и някои пояснения, които са направили доброжелателни хора в интернет.
Тук няма големи тайни, но въз основа на анотациите от @Locuza_ сега знаем със сигурност, че не е възможно да се използва текущия I/O чиплет с три CCD, тъй като има само два GMI3 интерфейса, към които са свързани CCD.
Ако се чудите за 2x 40-битовия интерфейс на паметта, то той е необходим заради поддръжката на ECC (side-band ECC), която е различна от on-die ECC на DDR5. Стандартно DDR5 паметта работи в 2x 32-bit режим без ECC. Независимо от това изглежда всички процесори Zen 4 имат поддръжка на ECC, но дали я има налична, вече зависи дали е внедрена от производителите на дънните им платки.
Вижда се, че добавянето на GPU, заема доста място в cIOD, особено след като добавите неща като видео декодери/енкодери и т.н. Всъщност изглежда, че елементите, свързани с GPU и видео декодерите/енкодерите, заемат поне една трета от пространството вътре в I/O чиплета, но благодарение на значителното свиване на площта на кристала cIOD от ерата на Zen 3, той е физически по-малък в процесорите Zen 4, докато има приблизително 58 процента увеличение на транзисторите.
Отваряме една скоба за малко пояснение за on-die ECC поддръжката на DDR5, защото стандартът е малко странен в този случай – ECC се изисква на модулите памет. Не се изисква обаче да бъде достъпен отвън, което означава, че модулът памет гарантира, че всичко, което получи, ще бъде съхранено правилно. Това също означава, че каквото и да получи процесорът, ще се счита за правилно от процесора. Няма обаче проверка дали това, което е изпратено от едната страна, ще бъде получено правилно от другата. Поради тази причина машините предназначени за центровете за данни ще продължат да си използват стандартните механизми за ECC.
Източник: Techpowerup
