Тъй като непрекъснато нарастващата изчислителна мощност за AI продължава да се увеличава, то расте и производството на усъвършенствани технологични възли. Все по-сложно става и пакетирането на компонентите, като то вече изживява своя „златен век“ на развитие. Днешните усъвършенствани AI ускорители често разчитат на CoWoS модулите на TSMC, които са изградени върху пластини с размери не повече от 120 × 150 mm. В отговор на нуждата от повече пространство, TSMC разкри плановете си за CoPoS (Chips on Panel on Substrate) пакетиране, или „Чипове върху панел на субстрата“, което би могло да разшири размерите на субстрата до 310 × 310 mm и повече. Чрез преминаване от кръгли пластини към правоъгълни панели, CoPoS предлага повече от пет пъти по-голяма използваема площ. Тази допълнителна повърхност прави възможно интегрирането на допълнителни стекове памет с висока пропускателна способност, множество изчислителни и I/O чиплети в един корпус. Тази технология също така извежда на преден план пакетирането на ниво панел (PLP). За разлика от пакетирането на ниво пластина (WLP), PLP сглобява компонентите върху големи, правоъгълни панели, осигурявайки по-висока производителност и по-ниска цена за единица. Системите с PLP ще бъдат действително по-жизнеспособни за производствени цикли и ще позволят по-бързи итерации в сравнение с WLP.
TSMC ще създаде пилотна линия CoPoS през 2026 г. в своето дъщерно дружество Visionchip. През 2027 г. пилотното съоръжение ще се фокусира върху усъвършенстване на процеса, за да отговори на изискванията на партньорите до края на годината. Масовото производство се очаква да започне между края на 2028 г. и началото на 2029 г. в кампуса Chiayi AP7 на TSMC. Това място, избрано заради модерната си инфраструктура и голямото си пространство, е планирано да бъде домакин и на производството на многочипови модули и технологии System-on-Wafer. Очаква се NVIDIA да бъде партньорът за стартиране на CoPoS. Компанията планира да използва по-голямата площ на панела, за да побере до 12 HBM4 чипа, заедно с няколко GPU чиплета, предлагайки значително увеличение на производителността за AI работни задачи. В същото време AMD и Broadcom ще продължат да използват вариантите CoWoS-L и CoWoS-R на TSMC за своите продукти от висок клас. Освен простото увеличаване на размера, CoPoS и PLP могат да работят в тандем с други нововъзникващи технологии, като стъклени субстрати и силициева фотоника. Ако разработката продължи по план, първите устройства с активиран CoPoS биха могли да достигнат пазара до края на 2029 г.
Източник: Techpowerup
