Вероятно AMD “Zen 3” ще се сбогува със CCX комплексите

Вероятно AMD “Zen 3” ще се сбогува със CCX комплексите

В раздел: Новини от на 7.10.2019, 1,711 показвания

 

Във Великобритания на конференцията на HPC-AI Advisory Council UK, AMD разкри нови подробности за своите архитектури “Zen 3” и “Zen 4”, заедно с пътна карта, която ни дава времевата линия и някои основни спецификации за сървърните чипове от следващо поколение EPYC “Milan” и “Genoa”. Презентацията беше качена в YouTube и след това свалена по доста бърз начин, вероятно защото компанията все още не е имала готовност да разкрие тези ключови подробности. Колегите от Tom’s Hardware обаче са успели да я свалят и са публикували някои нови подробности за бъдещите планове на AMD.

 

 

Революционната микроархитектура Zen на AMD представи на света масово произведени процесори на базата на чиплети. Този дизайн позволява на AMD да използва един и същ основен дизайн както в потребителските, така и в корпоративните чипове. Всякакви промени в архитектурата на компанията ще рефлектират към всички нейни нови потребителски и корпоративни чипове, което означава, че тези промени вероятно ще дойдат в бъдещата фамилия чипове Ryzen.
AMD представи пътна карта, според която чиповете “Milan”, които са базирани на ядрата “Zen 3”, влизат в производството през третото тримесечие на 2020 г. Компанията отбеляза, че се движи по график и че вече има готови слепени инженерни чипове, които са изпратени за тестове на клиенти.

 

 

Новите чипове “Milan” ще използват освежената 7nm + технология и ще имат по-висока производителност. Те също ще разполагат със същия максимум от 64 изчислителни ядра като сегашните модели “Rome” и ще използват същия цокъл SP3, което означава, че те са обратно съвместими със съществуващите платформи. Също така ще имат същата поддръжка за осем канална DDR4 памет и PCIe 4.0 и ще се вместват в 120-225W TDP. Чиповете също ще изпълняват две нишки програмен код на ядро, опровергавайки доста съмнителните слухове, че AMD ще премине на изпълнение на четири нишки за ядро ​​(SMT4).

 

 

“Milan” ще има същата подредба състояща се от девет чиплета, подобно на настоящия модел “Rome” с осем изчислителни чиплета и един входно-изходен, като всеки изчислителен чиплет съдържа осем ядра. До голяма степен непроменените спецификации, поне в ключови области, предполагат, че “Milan” е просто еквивалент на познатата стъпка „так“ на Intel, или просто преминаване към втора генерация на 7nm възела (7nm +).
AMD също така разкри, че компанията е направила значителна промяна на кеша вътре в чипа, което показва, че се извършва значителна работа “под капака” за подобряване на IPC и намаляване на закъсненията. Двете са от ключово значение за развиването на потенциала на архитектурата.
В момента AMD разделя чиплетите си на два четириядрени изчислителни комплекса (CCX), всеки снабден с 16MB L3 кеш. При “Milan” това се променя на осем ядра, свързани с обединен 32MB L3 кеш, което трябва да елиминира слоя латентност в изчислителния чиплет.
Голяма част от успеха на дизайна зависи от способността му да захранва ядрата с данни за изпълнение и подобренията в тези област ще доведе до увеличаване на IPC, което ще даде повече производителност. Добавете към това и по-високите тактови честоти, в следствие на подобрения и по-зрял вариант на 7 nm възела и AMD би могла да осигури добро подобрение на производителността, независимо че броя на ядрата остава същия.
Това е в основата на твърдението на AMD, че ще продължи да осигурява новаторски нива на производителност с всяка итерация на своята микроархитектура, разчупвайки матрицата от постепенни актуализации на производителността, с които свикнахме по време на десетилетието на господство на Intel.

След това следват чипа AMD “Genoa”, които е във фаза на дефиниция. Чипът ще има нов цокъл – SP5 – и ще пристигне някъде във времевата рамка на 2021 г. AMD твърди, че “Genoa” ще дойде с “нова памет”, което най-вероятно означава DDR5. Сигурни сме, че AMD също обмисля преход и към PCIe 5.0.

Източник: Tom’s Hardware 






Етикети: , , , , ,



3 коментара

  1. 1 Ко // 07.10.2019 в 14:23

    Всеки чиплет е CCX комплекс сам по себе си и има достъп само до своите 32МБ кеш. Следва продължение, AMD ще се сбогува с половината от чиплетите. Сегашните 75квмм ще се смалят на 60кв.мм на 7нм ЕУВ и вместо 2 чиплета ще ги обединят в един по 120 кв.мм иначе за какво им е да режат безкрайно малки чиплети, на 5нм стават по 50кв.мм. Но доста избирателно пропускат недостатъка като някаква полза. Щяло да няма CCX, хахха, ще говорим като пуснат цялата вафла на един сокет и пълна само с ядра по 1кв.мм всяко и общ кеш. Само тогава няма да има разхищение на ресурси.

  2. 2 Nikalsson // 08.10.2019 в 15:34

    Не, всеки CCX има директен достъп само до своите 16MB L3 кеш или само до половината от кеша в чиплета. За другата половина – 16MB кеш не е директен достъпа и има добавена латентност, което се отразява негативно на цялостната производителност на процесора.

  3. 3 Denislav Slavchev (acdc) // 08.10.2019 в 21:41

    Той така талибански го е написал, че трябва доста голямо въображение да имаш, за да се досетиш, че всъщност в първото си изречение е имал предвид бъдещата ситуация – чиплет/CCX. :lolo:

Коментари: