TSMC представи детайли за новите си 3nm (N3), 5nm (N5) и 3DFabric технологии

В понеделник започна виртуален технологичен симпозиум на TSMC, където компанията обяви своя нов 12 nm (N12e) възел, предназначен за IoT изделията. Също така, обяви новата технология 3D Fabric и даде детайлна информация за напредъка в предстоящите 5 nm (N5) и 3 nm (N3) силициеви възли. TSMC твърди, че възелът N5 (5 nm) предлага достатъчно много предимствата за обосновано преминаване от текущия им N7 (7 nm) възел, който наскоро отброи над 1 милиард произведени и доставени чипове. Възелът N5 включва EUV литография и в сравнение с N7 предлага 30% по-ниска консумация при запазване на същата производителност, 15% повече производителност при една и съща мощност и 80% увеличение на плътността. Компанията е започнала производство с голям обем на този възел.

През следващата 2021 г., ще видим старта и увеличаване на обемите на N5P възела, който предлага подобрение на стандартния 5 nm N5 възел, осигурявайки 10% подобрение на мощността при същата производителност или 5% увеличение на производителността при същата мощност. Една разновидност на възлите от N5 семейството, наречена N4, може да се види в Risk продуктите през четвъртото тримесечие на 2021 г. Възелът N4 се рекламира като „4 nm“, въпреки че компанията не е дала никаква информация за специфичните му характеристики и подобрения спрямо N5.

Следващият крайъгълен камък в технологичните процеси на TSMC ще бъде 3 nm N3 възела, с мащабно 25% -30% подобрение на мощността при същата производителност или 10% -15% подобрение на производителността при същата мощност в сравнение с N5. Той също така предлага 70% печалба по отношение на плътността спрямо N5.

Технологията 3D Fabric е нова терминологична „обвивка“ за CoWoS (чип върху вафла върху субстрата), CoW (чип върху вафла) и WoW (вафла върху вафла) на 3D иновациите за опаковане на TSMC, с която планира да предложи иновации в опаковката, които се конкурират с нови 3D технологии за опаковане на чипове на Intel.

Източник: Techpowerup