AMD Ryzen 5000 и ядрото Zen 3

Някъде около 2006/2007 година Intel започнаха да прилага така наречената стратегия „Тик-Так“. Или първо се прехвърляше старата архитектура на новия техпроцес с лека оптимизация, за да се изчистят проблемите, а след това на вече разработения процес се правеше нова архитектура. Тази стратегия успешно работи около 10 години, и беше в основната на абсолютното лидерство на Intel на процесорния пазар. След преминаването към 14 нм. технологичен процес обаче, компанията се сблъска със сериозни проблеми и стратегията внезапно приключи. Малко след това AMD се завърнаха с гръм и трясък със процесорите си Ryzen. И макар че те нямат официално название, изглежда че работят по някаква своя версия на подобна стратегия, като от 2017-та година досега неизменно поддържат уверен каданс от 15+/-1 месеца между появата на новите си поколения процесори. И ето че е време за появата на тазгодишната стъпка. И както изглежда от компанията не само не забавят темповете си на развитие, напротив, изглежда дори че ги ускоряват.

Zen 3

Zen 3 е нова архитектура, която внася сериозни подобрения в сравнение с досегашната Zen 2, която на свой ред беше сериозно подобрение спрямо оригиналната Zen. Заявката на компанията е за цели 19% прираст в IPC при запазване на производственият процес – добре познатият 7 нм. технологичен процес на TSMC. Нещо повече, от компанията се хвалят как използването на чиплет технологията им позволява по-лесно да подобряват процесорите си, тъй като в случая промените засягат само и единствено чиплетите с ядра, докато входни/изходният такъв си остава същият, което намалява количеството работа, което трябва да се свърши. По думите им буквално са взели предходните Zen 2 процесори и са заменили чиплетите със Zen 3.

А промените в Zen 3 са сериозни и са засегнали всяка една част от процесорния комплекс – и организацията на CCX и самите ядра и отделните части вътре в ядрото. На първо място трябва да отбележим, че организацията на Core Complex-a вече е от 8 ядра, с общ 32MB L3 кеш. На практика това са два стари CCX-а слети в един. Това позволява съвместното ползване на кеша и елиминиране на комуникацията помежду им през Infinity Fabric, което води до намалена латентност, въпреки че самия L3 кеш е с леко увеличена латентност заради увеличения си обем (от 30 на 37 такта).

След това самото процесорно ядро е генерално преработено като са оптимизирани практически всички елементи от него:

• Модулът за предсказване на разклонения е подобрен и пропускателната му способност е увеличена значително. От AMD го именуват като “No-bubble branch prediction”, т.е. би трябвало предсказанията му да са толкова точни, че почти никога да не се налага да се взема алтернативния клон на инструкционния поток, което предизвиква „балонче“ в конвейера (поредица от празни тактове за изчистване на невалидните данни). В добавка е ускорено и възстановяването от грешно предсказване
• 
• TLB буфера за L1 кеша е удвоен, подобрена е работата с кеша за вече декодирани операции, подобрена е ефективността на предварително извличане на данни от паметта в кеша.
• 
• Целочисленият блок е претърпял цялостна модификация, като е увеличен броят на изпълнителните блокове от 7 на 10, обединени са част от диспечерите като вече имаме 4 симетрични диспечера обработващи по 24 инструкции с изходи към 2 порта – АЛУ+АГУ или АЛУ+Преход, инструкционния прозорец е увеличен от 224 от 256 операции. Увеличен е и регистровия файл от 180 на 192 елемента. Запазени са 4-те АЛУ, но е подобрена ефективността им, както и някои инструкции са със намалено време за изпълнение. В частта за работата с паметта има сериозни промени, като броят на АГУ е увеличен до 3 и е добавен още един блок, който се занимава със записа на данни в паметта. Т.Е. възможните операции с паметта са увеличени от 2 зареждания и един запис на 3 зареждания и 2 записа. Блоковете за обработка на преходи вече са 2 и са извадени да работят отделно от АЛУ. Сумарно тези 10 блока са закачени на 8 порта за подаване на инструкции, но някои от тях могат да работят в паралел.
• 
• Блокът за изчисления с плаваща запетая също е претърпял промени. Преди всичко пропускателната му способност е увеличена от 4 на 6 операции за такт. Това обаче не довело до увеличение на броя на блоковете за събиране и умножение, като те все още остават по 2 двойки – два броя за събиране и 2 броя за умножение/FMA, като се поддържат 256-битови операции. Т.Е. пиковата изчислителна производителност не е променена. За сметка на всички странични операции – операции с битове на регистри и прочее, както и записа в паметта, са изнесени в двата нови блока, за да могат останалите 4 да се „съсредоточат“ в изпълнението на най-важните операции. В добавка е намалено времето за изпълнението на FMAC инструкцията от 4 на 3 такта. Всичко това би трябвало да до увеличена производителност в реално употреба.
• 
• И накрая в back-end частта е подобрена ефективността на работата на опашките за зареждане/запис, както и ефективността на засичане на зависими операции, за да се намали нуждата от трансфери с паметта. Броят на TLB worker-ите е увеличен от 2 на 6, за да се увеличи възможността за работата с повече адреси в паметта.
• 

Както виждате на диаграмата по-долу всички това е довело до своя дял за общото подобрение на ефективността. Сумарно от AMD цитират 19% подобрение на IPC при сравнение със Zen 2 и фиксирана честота от 4 ГХц за двата процесора и тестване в 25 приложения. Тук трябва да отбележим, че съществена част от тези приложения са игри, и при много от тях имаме голям скок на производителността. В ней-игровите приложения прирастът изглежда по-малък и е по-скоро в рамките на средно около 15%.

Всичко това засяга основно чиплет частта. Според AMD IOD частта на процесора остава същата както в Zen 2, т.е. поддържа се PCI Express Gen 4 шина, както и DDR4-3200 памет. Въпреки това преработената структура на чиплета с ядрата позволява леко увеличение на максималната стойност на синхронен овръклок на паметта, IF и контролерите до DDR4-4000, макар че това не трябва да се разбира като гарантирана стойност и ще зависи от конкретният екземпляр. Причината най-вероятно е в пренасянето на блока за комуникация с IF малко по-близо до IOD, тъй като вече не се намира в центъра на чиплета, а в края му. Все пак искам да отбележа, че за съжаление аз поне не успях да постигна повече от DDR4-3800 с двата предоставени ми процесора.