AMD Zen 4 и Ryzen 9 7900X

Когато AMD обяви първите Zen/Ryzen продукти през 2017-та година, едва ли някой е очаквал да постигнат чак такива успехи. Както и предполагам никой не вярваше, че АМ4 платформата ще изкара толкова години на пазара, включвайки поддръжка на цялата гама процесори на компанията от тогава, та до последните Ryzen 5000 модели. Е, всички хубави неща някога свършват, така че идва краят и за AM4, която ще бъде заместена от новата „пет звездна“ (според AMD) АМ5 платформа, която излиза в комбинация с новата фамилия Ryzen 7000, базирана на новото ядро Zen 4. Имаме доста да си поговорим за тези неща, така че нека да започваме.

Ядрото AMD Zen 4

Новият процесор на AMD се базира на осъвременена архитектура от компанията. Той продължава да използва чиплетна организация, но за разлика от Zen 3, при който бяха актуализирани само процесорните чиплети, в Zen 4 е актуализиран и IOD чиплета. Заедно с това и двата вече се произвеждат от TSMC – процесорните чиплети по новата 5 нм. технология, а IOD използва малко по-старият 6 нм. процес. Но нека да караме поред, първо, промените в процесорната част.

Новото ядро Zen 4 е подобрена версия на добре познатото Zen 3. Според AMD изчислителната част на последния е вече достатъчно широка, за това те са се съсредоточили към това как да я захранват по-ефективно, така че промените са съсредоточени основно върху фронтенда на процесора. И към добавянето на поддържка на AVX-512 в блока за плаваща запетая. Но да караме поред, ето какви са промените:

• Модулът за предсказване на разклонения вече дава по два резултата на такт.
• L1 branch target buffer е увеличен с 50% (1,536 елемента), L2 BTB също е увеличен.
• Кешът за вече декодирани инструкции е увеличен с 68% (от 4К до 6,75К операции), като броят на операциите, които могат да се подадат от него е увеличен до 9 за такт.
• Откъм операциите с паметта, увеличен е размера опашката за операции за зареждане с 22% (от 72 на 88), L2 DTLB буфера е увеличен с 50% (2К->3К елемента), размера на L2 кеша е удвоен до 1 МБ. Последното е довело и до леко увеличение на латентност от 12 на 14 такта, и повлича със себе си и увеличение при L3 кеша от 46 на 50 такта, но се предполага това да се компенсира от увеличеният брой точни попадения в L2 и някои модификации по работата на портовете (намалени конфликти).
• Същинската изпълнителна част не е особено модифицирана, но все пак буферът за пренареждане е увеличен с 25% от 256 на 320 елемента, броя на регистрите е увеличен (от 192 на 224 за целочислените и от 160 на 192 за плаваща запетая), както и някои буфери. Максималната пропускателна способност остава същата – до 10 целочислени и 6 FP операции за такт.
• И накрая – едно от най-важните подобрения е поддържката на AVX-512 инструкции във блока за изчисления с плаваща запетая. Това е реализирано без увеличаване на размера на изчислителните блокове, които остават 256-битови, а всяка 512-битова операция се разделя на две и се изпълнява в два последователни такта. Теоретично това няма да увеличи пиковата производителност, но самото наличие на определени нови инструкции увеличава производителността на процесора, особено при работа с ИИ, като естествено се поддържат VNNI и Bfloat16.

Архитектурните промени обаче не са всичко в новия процесор, тъй като доста е работено за повишаване на тактовите честоти, което в комбинация с 5 нм. TSMC технология означава рязко повишаване на тактовите честоти както ще видите по-надолу.