Архитектурата Lovelace
На най-ниско ниво в новата архитектура няма промени, нещо което е лека изненада на фона на постоянните реорганизации и промени на съотношението на изчислителните блокове в предишните поколения. Явно за момента това изглежда най-ефективната комбинация. Все още основната структурна единица остава един TPC (thread processing cluster), който управлява два SM-a (streaming multiprocessor). Всеки от SM-ите има 4 дяла, които имат по един warp scheduler и диспечер, по два vec[16] блока, като единия от тях може да изпълнява операции само с плаваща запетая, докато другият може да изпълнява както с плаваща запетая, така и целочислени операции. Към тях са добавени един тензорен процесор, четири блока за запис/зареждане от паметта и 4 блока за специални операции. Всеки дял разполага със собствен 64 КБ регистров файл и L0 кеш памет. В допълнение към тези 4 дяла, SM-a 128 KB памет, която може да се раздели между L1 кеш и споделена памет, 4 текстуриращи модула и едно рейтрейсинг ядро.
Промените в архитектурата обаче идват в подробностите. Първо, новите SM-и поддържат Shader Execution Reordering, което позволява по време на работа да се променя поредността на изпълнение нa командите, за да се оптимизира както изпълнението, така и локалността на данните. Според компанията това е особено полезно за рейтрейсинг изчисленията, но може да донесе съществен прираст и за нормален гейминг. Или по същество това изглежда като някакъв вариант на имплементация на непоредното (out-of-order) изпълнението при процесорите, което е сериозна стъпка напред на фона на типичната последователна (in-order) работа на графичните процесори досега. При това SER може да бъде управлявано от приложението през API. Тензорните ядра също са подобрени, като вече се водят 4-то поколение, с увеличена производителност, като заемат и Hopper FP8 Transformer Engine от професионалните модели на компанията, което увеличава производителността им с плаваща запетая.
Най-сериозни може би са промените в RT ядрото – на първо място имаме удвоена скоростта на изчисленията за пресичане на лъч с триъгълник и при изчисленията за алфа- пресичане (при преминаване на маркирани като прозрачни елементи). Заедно с това ядрото вече разполага с т.нар. Opacity Micromap Engine, която позволява на разработчиците компактно описание нерегулярно оформени обекти с прозрачни елементи, което води до драстичен спад на шейдерните изчисления за алфа тестване на геометрията. Последният нов елемент е Displaced Micromesh Engine, който генерира микро-тригълници от микро-мрежа. Последната е нова структура, която представлява компресирано структурирано описание на геометрията на обект и може да се обработва директно от РТ ядрото. Това позволява драстично намаляване на обема на BVH дървото, като според NVidiа заеманата памет може да намалее до 20 пъти, като в същото време се ускорява до 10 пъти и скоростта на генерирането на BVH структурата, като заедно с това се намалява значително и работата за обхождането й.
От всичко това може да се очаква поредният сериозен скок в производителността при рейтрейсинг от новите модели, но също и подобрение на производителността при растеризиране, за сметка на подобрената ефективност на изпълнението на шейдерите, благодарене на Shader Execution Reordering.
Благодаря за ревюто. Точно се бях насочил към тази карта.
Връзва си всичко 3090 има 36 TFLOPS. 4080 е 33% повече и при положение че пропускателна способност е намалена с 24%, кеша успява да компенсира 24% + 33% и реалната пропускателна е еквивалентна на 1,2TBs вместо 0,7.