Intel Core i9-11900

Cypress Cove

След това пространно и може би безсмислено дълго въведение, нека да си дойдем на думата за същината на въпроса. Процесорите Rocket Lake използват елементи от двете нови архитектури на Intel в мобилният сегмент и по-точно това са ядрата Cypress Cove, които по същество са обратен порт на Sunny Cove от 10 нм. към 14 нм., и Intel Xe (Gen 11.2) вградена графика, базирана на използваната в Tiger Lake. Тук ще си поговорим основно за процесорната производителност, докато вградената графика ще остане за друг материал.

Тъй като Ice Lakе със Sunny Cove се появи преди повече от 1,5 години няма да навлизам чак толкова подробно в архитектурата, тъй като предполагам, че на който му е било интересно вече е запознат, но все пак нека да изброим някои от по-важните промени:

• L1 кешът за данни е увеличен с 50% от 32 КБ на 48 КБ, но за сметка на това латентността му е повишена с 25% от 4 на 5 такта. L2 кешът е удвоен от 256 КБ на 512 КБ.
• Кешът за микрооперации е увеличен с 50% до 2250 инструкции.
• Подобрена е работата на логиката за предварително извличане на данни, подобрена е ефективността на модула за предсказване на разклонения, увеличени са различни адресни буфери.
• Декодерите остават добре познатите от Skylake 4 прости и един сложен, но пък простите декодери вече могат да подават до 5 операции на такт.
• Буферът за пренареждане на инструкциите е драстично увеличен от 224 до 352 операции на такт.
• Реорганизирана е структурата на портовете и резервационните станции (опашки от инструкции). Докато при Skylake имаме 2 резервационни станции (една за изчислителните блокове, друга за паметта) сега имаме цели 4 – една за изчислителните блокове, която може да поеме по 4 микро операции за такт, свързана с 4 порта, и 3 други отделни, всяка свързана с по 2 порта. Една от тях е само за съхраняване на данни, а другите две обслужват по една двойка АГУ, едно от които е за зареждане, а другото за съхраняване. Всяка от тези станции може да поеме по 2 инструкции на такт. Сумарно имаме удвояване на пропускателната способност за операциите по съхраняване данни. В същото време е увеличен и броя на операциите, които могат да се поддържат в опашките до 128 зареждания (от 72) и 72 записа (от 56).
• 
• Това означава и че диспечерът, управляващ резервационните станции, вече разполага с общо 10 порта, т.е. теоретично до 10 различни операции за такт, спрямо 8 при Skylake. Заедно с това е увеличен и броя на инструкциите които могат да се съдържат и разпределят в него от 96 на 160.
• При целочислените блокове също имаме реорганизации. Броят на LEA блоковете е удвоен и сега всеки от 4-те порта е свързан с по един такъв, както и с по един АЛУ. Сред другите блокове имаме добавен втори модул за целочислено умножение, както и един блок за целочислено деление.
• При блоковете за изчисления с плаваща запетая на пръв поглед изглежда че няма големи промени, като е добавен само още един Shuffle блок. Нещата обаче не са толкова прости, тъй като е добавена поддръжката на множество нови инструкции, като най-важните от които са AVX-512 и VNNI. Първите са разширение на добре познатите AVX2 като вече могат да се изпълняват 512-битови операции. Те обаче могат да работят върху само един от FMA блоковете, 2 от АЛУ блоковете и единият от Shuffle блоковете. Така че сумарно теоретичната пиковата изчислителна производителност не е променена, тъй като може да се изпълнят или една 512-битова FMA операция, или 2х256-битови FMA операции. Въпреки това, благодарение на новодобавените инструкции във набора AVX-512, определени задачи могат да се изпълнят значително по-бързо в сравнение с AVX-256. На свой ред VNNI инструкциите, които са част от този набор, служат за ускорение на работата с невронни мрежи.

Крайният резултат от този доста сериозен списък на промени е, че според Intel Cypress Cove има с до 19% по-висока производителност за такт, което е една доста добра стойност ако гледаме от архитектура към архитектура, но в същото време нека не забравяме че става дума за 6 години между Skylake и Cypress Cove.